bab 7.4

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan Bahan

4. Dasar Teori

5. Percobaan

   a) Prosedur

   b) Rangkaian simulasi

   c) Video Simulasi

6. Download File

 1. Pendahuluan[kembali]

Voltage divider bias  atau  Rangkaian bias pembagi tegangan merupakan rangkain yang pada dasarnya terdiri dari komponen resistor dan transistor. rangkaian ini digunakan untuk mengukur atau menentukan besar tegangan, arus, dan tahanan dari suatu rangkaian yang nantinya adalah untuk membuat transisitor yang ada didepannya dapat bekerja, dengan mengkonversi besar kecil resistor yang digunakan.
 

 2. Tujuan[kembali]

• Memahami prinsip kerja voltage-divider biasing dan keuntungan dari teknik ini dalam rangkaian transistor.

•  Mampu merancang dan menganalisis rangkaian voltage-divider biasing yang baik dan efisien.

• Memahami persamaan-persamaan yang terdapat dalam voltage-divider biasing

 3. Alat dan Bahan[kembali]

•  Resistor
  

 

 

Resistor adalah komponen elektronika yang berfungsi untuk menghambat atau membatasi aliran listrik yang mengalir dalam suatu rangkaian elektronika.

Berikut adalah simbol resistor dalam bentuk gambar yang sering digunakan dalam suatu desain rangkaian elektronika.

 

 Berikut merupakan nilai resistor berdasarkan kode warna,

 

•  Ground
  

 

 

 Ground adalah titik yang dianggap sebagai titik kembalinya arus listrik arus searah atau titik kembalinya sinyal bolak balik atau titik patokan (referensi) dari berbagai titik tegangan dan sinyal listrik di dalam rangkaian elektronika.

•  JFET N Chanel
  

 

  JFET N Channel memiliki lapisan tipis semikonduktor tipe P yang dibentuk di atas substrat tipe N.         Lapisan tipis tersebut sering disebut sebagai terminal Gate.

 

• Kapasitor
   

 

 

Kapasitor adalah alat yang digunakan untuk menyimpan energi dan arus listrik pada jangka waktu tertentu.

 

 4. Dasar Teori[kembali]

 Susunan bias voltage-divider yang diterapkan pada penguat transistor BJT juga diterapkan pada penguat FET seperti yang ditunjukkan oleh Gambar 7.17. Konstruksi dasarnya sama persis, tetapi analisis dc masing-masing sangat berbeda. IG = 0 A untuk penguat FET, tetapi magnitudo IB untuk penguat BJT common-emitter dapat mempengaruhi level dc arus dan tegangan pada kedua sirkuit masukan dan keluaran.

 

 Jaringan rangkaian pada Gambar 7.17 digambar ulang seperti yang ditunjukkan pada Gambar 7.18 untuk analisis dc. semua kapasitor telah diganti dengan sirkuit terbuka seperti pada Gambar 7.18b. Sumber VDD dibagi menjadi dua sumber setara karena IG = 0 A, Maka hukum arus Kirchhoff IR1 = IR2. Dan rangkaian seri setara dapat digunakan untuk menemukan nilai VG, Tegangan VG sama dengan tegangan yang melintasi R2 dapat dicari dengan persamaan :

 

 Menerapkan hukum tegangan Kirchhoff searah jarum jam pada loop yang ditunjukkan pada Gambar 7.18 menghasilkan:

 

 Dengan mensubstitusikan ID = 0 mA ke dalam persamaan 3 maka didapatkan nilai VGS :

 

 

 Hasilnya menentukan bahwa setiap kali kita memplot Persamaan 3 , jika ID = 0 mA, nilai V GS untuk plot akan menjadi VG volt. Seperti gambar berikut :

 

 untuk titik lainnya, setiap titik pada sumbu vertikal VGS = 0 V. Nilai ID :

 

 Dua titik yang didefinisikan di atas memungkinkan pembuatan garis lurus untuk mewakili Persamaan 3. Karena potongan pada sumbu vertikal ditentukan oleh ID = VG/RS dan VG diperbaiki oleh jaringan masuk, Nilai R S yang meningkat akan mengurangi tingkat potongan ID sebagaimana terlihat pada Gambar 7.19.

 

 etelai nilai IDQ dan VGSQ ditentukan maka,

 

  

 5. Percobaan[kembali]

    a) Prosedur[kembali]

• siapkan komponen rangkaian yang diperlukan pada proteus.
•  susunlah komponen-komponen tersebut sesuai petunjuk menjadi suatu rangkaian yang kompleks.
•  setelah semua komponen terangkai, maka cobalah untuk menjalankannya.

    b) Rangkaian simulasi [kembali]

1.Gambar rangakaian 7.17

 

 Rangkaian 7.17

 

 Osiloskop rangkain 7.17

 PRINSIP KERJA:

 Sumber tegangan AC dengan amplitudo 5 dan frekuensi 1kHz dihubungkan sebagai vi ke kapasitor C1 dan diberi sumber tegangan VDD sebesar 16 V. Diukur tegangan untuk mencari VG dengan menghubungkan voltmeter dari gate terhadap ground didapat 1.67 V. Diukur resistor pada RS didapat 4.42 V. Lalu diukur tegangan VGS dengan mengubungkan voltmeter dari gate dan source  didapat  -2.75 V lalu diukur arus pada kaki drain didapat 3.66 mA. Lalu dipasang osiloskop pada bagian input dan output untuk mendapatkan gelombang.

 

2. Rangkaian 7.18 

 

 

PRINSIP KERJA:

Sebuah rangkaian diberi dua buah sumber tegangan VDD sebesar 16 V. Diukur tegangan VG dengan menhubungkan voltmeter dari gate ke ground didapat 1.75 V. Diukur arus pada kaki gate didapat arus 0 mA. Diukur arus pada kaki drain didapat arus 0.91 mA.Diukur tegangan VGS dengan menghubungan voltmeter ke kaki gate dan source didapat 0.38 V. diukur arus pada kaki source didapat arus 0.91 mA. Diukur tegangan pada resistor RS didapat 1.36 V.

 3. Rangkaian 7.21

 

 Rangkaian 7.21

 

 Osiloskop rangkaian 7.21

 PRINSIP KERJA:

 Sumber tegangan AC dengan amplitudo 5 dan frekuensi 1kHz dihubungkan sebagai vi ke kapasitor C1 dan diberi sumber tegangan VDD sebesar 16 V. Diukur tegangan untuk mencari VDS dengan menghubungkan voltmeter dari drain terhadap source didapat 6.34 V. Diukur resistor pada RS didapat 4.4 V. Lalu diukur tegangan VGS dengan mengubungkan voltmeter dari gate dan source  didapat  -2.45 V lalu diukur arus pada kaki drain didapat 3.44 mA.Diukur tegangan VDG dengan menguhubungkan voltmeter ke kari drain dan gate didapat 10.8 V. Lalu dipasang osiloskop pada bagian input dan output untuk mendapatkan gelombang.

 

    c) Video Simulasi [kembali]

 

 6. Download File[kembali]

•  Rangkaian 7.17[Download]
• Rangkaian 7.18[Download]
• Rangkaian  7.21[Download]
• Data sheet JTEF[Download]
• Data sheet resistor[Download]
• Data sheet Capasitor[Download]
  
• Data sheet Baterai [Download]