LAPORAN AKHIR 1 MODUL 2
Laporan Akhir 1 M2
1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
Alat
a. Software Proteus ver 8.17
Digunakan untuk merancang, menggambar, dan mensimulasikan rangkaian elektronik.
Bahan
a. IC 7474

IC 7474 itu termasuk TTL logic IC yang berisi Dual D-type Positive Edge Triggered Flip-Flop dengan preset dan clear.
IC 74LS112 (atau LS112) adalah IC logika jenis dual JK flip-flop dengan fitur negative-edge triggered, preset & clear.
c. Saklar SPDT
Komponen
mekanik untuk memilih dua posisi logika, yaitu terhubung ke VCC atau ke
ground. Switch ini digunakan sebagai input logika biner ke rangkaian.
Digunakan sebagai catu daya utama rangkaian digital.
Alat indikator untuk mendeteksi kondisi logika high atau low pada keluaran rangkaian digital.
3. Rangkaian [kembali]
4. Prinsip Kerja [kembali]
Prinsip Kerja JK Flip-Flop
JK flip-flop adalah jenis flip-flop yang memiliki dua input, yaitu J dan K, serta dua output, yaitu Q dan Q’. Prinsip kerjanya sebagai berikut:
- J = 0, K = 0: Tidak terjadi perubahan nilai pada output. Keadaan flip-flop tetap sama (keadaan hold).
- J = 0, K = 1: Output Q akan menjadi 0 (reset).
- J = 1, K = 0: Output Q akan menjadi 1 (set).
- J = 1, K = 1: Output akan berubah menjadi kebalikan dari nilai sebelumnya (toggle). Jika sebelumnya Q bernilai 1, maka akan menjadi 0, dan sebaliknya.
JK flip-flop merupakan perkembangan dari SR flip-flop, yang mengatasi masalah ketika kedua input S dan R bernilai 1.
Prinsip Kerja D Flip-Flop
D flip-flop atau Data/Delay flip-flop hanya memiliki satu input, yaitu D (Data), dan output Q akan mengikuti nilai D pada saat terjadi pulsa clock. Prinsip kerjanya adalah sebagai berikut:
- D = 0: Ketika terjadi pulsa clock, output Q akan bernilai 0 (reset).
- D = 1: Ketika terjadi pulsa clock, output Q akan bernilai 1 (set).
5. Video Percobaan [kembali]
Percobaan 1
6. Analisis [kembali]
7. Download [kembali]
Download File Rangkaian Disini
.jpg)








Komentar
Posting Komentar